西安:029-86699670 南京:4008699035
成都:4008699035 武漢:027-50767718
廣州:4008699035 深圳:4008699035
沈陽:024-31298103 石家莊:4008699035☆
全國統(tǒng)一報名免費電話：4008699035 微信：shuhaipeixun或15921673576 QQ:1299983702
 首頁 課程表 報名 在線聊 講師 品牌 QQ聊 活動 就業(yè) |
FPGA項目實戰(zhàn)系列課程－－(系列六)FPGA數(shù)字信號處理設(shè)計 |
 課程目標 |
| 針對Altera的數(shù)字信號處理解決方案進行培訓。了解基于FPGA的數(shù)字信號處理系統(tǒng)體系結(jié)構(gòu)及系統(tǒng)開發(fā)流程，掌握基于FPGA的數(shù)字信號處理算法設(shè)計及調(diào)試驗證技術(shù) |
| 班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
| 每期人數(shù)限3到5人。 |
| 上課時間和上課地點 |
| 上課地點：【上海】：同濟大學(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈 最近開課時間(周末班/連續(xù)班/晚班）：FPGA數(shù)字開班時間：2020年3月16日 |
| 實驗設(shè)備和授課方式 |
| ◆課時：共5天，36個學時 ☆注重質(zhì)量 ☆邊講邊練 ☆合格學員免費推薦工作 ☆合格學員免費頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì) 專注高端培訓15年，端海提供的證書得到本行業(yè)的廣泛認可，學員的能力 得到大家的認同，受到用人單位的廣泛贊譽。 ★實驗設(shè)備請點擊這兒查看★ |
| 最新優(yōu)惠 |
| ◆請咨詢客服。 |
| 質(zhì)量保障 |
1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽； |
| 課程大綱 |
第一階段 |
第一階段首先介紹數(shù)字信號處理的基本概念，其次對數(shù)字信號處理的解決方案進行分析和對比，重點講述常用數(shù)字信號處理模塊的FPGA實現(xiàn)，通過硬件描述語言對這些模塊的描述和驗證，幫助學員加深對算法硬件實現(xiàn)的認識。通過對Matlab和Simulink使用方法的簡要介紹，幫助學員掌握最重要的數(shù)字信號處理工具的使用方法。最后對[Altera]的數(shù)字運算IP核進行介紹及實踐。 |
1.
數(shù)字信號處理基本概念 1.1 信號的表示與數(shù)字化 1.2 數(shù)的表示 1.3 采樣原理 1.4 傅里葉變換 1.5 濾波器 【AD接口專題：AD與FPGA接口】 2. 數(shù)字信號處理解決方案及設(shè)計流程 2.1 傳統(tǒng)的DSP處理器解決方案 2.2 基于FPGA的解決方案 2.3 基于FPGA+DSP解決方案 【DSP接口專題：TI DSP與FPGA接口】 【高速互聯(lián)專題：FPGA中的SERDES】 3. 常用數(shù)字信號處理模塊的FPGA實現(xiàn) 3.1 加減乘除的FPGA實現(xiàn) 3.2 DDS的FPGA實現(xiàn) 3.3 FFT的FPGA實現(xiàn) 3.4 Cordic的FPGA實現(xiàn) 3.5 濾波器的FPGA實現(xiàn) |
【實驗】 1. Matlab與Simulink工具箱使用實踐 1.1 Matlab基礎(chǔ) 1.2 M文件：腳本與函數(shù) 1.3 Simulink基礎(chǔ) 1.4 Simulink建模 2. [Altera]中典型數(shù)字信號處理IP使用實踐 2.1 濾波器IP核：FIR 2.2 變換IP核：FFT 2.3 調(diào)制IP核：DDS 2.4 編碼IP核：CORDIC，8b/10b |
第二階段 |
|
在第二階段，重點介紹[Altera
DSP Builder]的相關(guān)內(nèi)容，包括設(shè)計流程、常用IP模塊介紹及使用方法，在Simulink中搭建層次化的算法結(jié)構(gòu)。講解利用ModelSim進行協(xié)同仿真的方法，利用[SignalTap]
進行軟硬件協(xié)調(diào)測試手段。 |
1.
[Altera]的DSP解決方案及設(shè)計流程 2. [Altera]FPGA的DSP資源 3. [DSP Builder]常用IP核 4. [DSP Builder]仿真 5. [DSP Builder]的軟硬件協(xié)調(diào)測試 【通信中的數(shù)字信號處理專題】 【多媒體信號處理專題】 |
【實驗】 1. [DSP Builder]工具箱使用方法 1.1 構(gòu)建第一個[DSP Builder]系統(tǒng) 1.2 層次化設(shè)計及系統(tǒng)構(gòu)建方法 1.3 常用IP模塊及設(shè)計要點 2. 仿真及調(diào)試實踐 2.1 DDS信號源設(shè)計與Modelsim仿真 2.2 [SignalTap]調(diào)試實踐 2.3 [DSP Builder 與Quartus II]的接口 【DSP專題】開發(fā)流程、工具鏈、操作實踐 |