 班級人數(shù)--熱線:4008699035 手機(jī):15921673576( 微信同號) |
| 增加互動環(huán)節(jié)，
保障培訓(xùn)效果，堅(jiān)持小班授課，每個班級的人數(shù)限3到5人，超過限定人數(shù),安排到下一期進(jìn)行學(xué)習(xí)。 |
| 授課地點(diǎn)及時間 |
上課地點(diǎn)：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈
開班時間(連續(xù)班/晚班/周末班）：2020年3月16日 |
| 課時 |
◆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆若學(xué)員成績達(dá)到合格及以上水平，將獲得免費(fèi)推薦工作的機(jī)會
★查看實(shí)驗(yàn)設(shè)備詳情，請點(diǎn)擊此處★ |
| 質(zhì)量以及保障 |
☆
1、如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
☆ 2、在課程結(jié)束之后,授課老師會留給學(xué)員手機(jī)和E-mail,免費(fèi)提供半年的課程技術(shù)支持，以便保證培訓(xùn)后的繼續(xù)消化；
☆3、合格的學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。
☆4、合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)。 |
☆課程大綱☆ |
| |
初級一FPGA/CPLD簡介掌握常用FPGA/CPLD的基本結(jié)構(gòu)；FPGA與CPLD的比較， FPGA/CPLD常用開發(fā)工具
初級二開發(fā)流程需求分析到模塊劃分； 設(shè)計(jì)輸入到綜合優(yōu)化；實(shí)現(xiàn)到時序收斂；仿真測試到板級調(diào)試
初級三軟件開發(fā)平臺搭建Quartus Ⅱ的安裝、ModelSim的安裝；基本開發(fā)流程概述； 第一個工程實(shí)例、工程建與設(shè)計(jì)輸入； 行為仿真 、引腳分配與編譯、門級仿真、板級調(diào)試
初級四VERILOG語言入門能熟練使用VERILOG設(shè)計(jì)多路選擇器和鎖存器； 能使用VERILOG設(shè)計(jì)全加器初級五VERILOG的設(shè)計(jì)基礎(chǔ)了解Verilog HDL； 掌握Verilog HDL的模塊中的端口定義，模塊的描述方法
初級六VERILOG的數(shù)據(jù)類型和運(yùn)算符掌握數(shù)據(jù)類型，運(yùn)算符，運(yùn)算符的優(yōu)先級；掌握邏輯值，線網(wǎng)，寄存器，數(shù)字的表示，向量，數(shù)組，參數(shù)，字符串等
初級七VERILOG模塊模塊的基本概念，模塊的例化，模塊的測試
初級八VERILOG順序代碼塊；VERILOG并行代碼塊兩個過程，寄存器變量的過程賦值、線網(wǎng)變量的連續(xù)賦值、時序控制
初級九VERILOG語言的條件語句掌握if語句，case語句，循環(huán)語句與結(jié)構(gòu)說明語句
初級十仿真熟練掌握延時模型、固有延時、傳輸延時、仿真6 ；仿真激勵信號的產(chǎn)生； VERILOG測試基準(zhǔn)；VERILOG系統(tǒng)級仿真
中級一PWM發(fā)生器實(shí)驗(yàn)通過基于時鐘分頻的PWM發(fā)生器，掌握仿真驗(yàn)證與板級調(diào)試
中級二按鍵消抖實(shí)驗(yàn)掌握運(yùn)用VERILOG語言，實(shí)現(xiàn)經(jīng)典的按鍵消抖實(shí)例從仿真驗(yàn)證與板級調(diào)試全過程中級三流水燈實(shí)驗(yàn)通過實(shí)際案例，掌握基于Johnson計(jì)數(shù)器的流水燈實(shí)驗(yàn) 中級四數(shù)碼管實(shí)驗(yàn)通過實(shí)際案例，掌握數(shù)碼管驅(qū)動顯示實(shí)驗(yàn)
中級五顯示驅(qū)動實(shí)驗(yàn)掌握運(yùn)用VERILOG語言，VGA顯示驅(qū)動實(shí)例從仿真驗(yàn)證與板級調(diào)試全過程
中級六串口收發(fā)實(shí)驗(yàn)掌握運(yùn)用VERILOG語言，UART串口收發(fā)實(shí)驗(yàn)從仿真驗(yàn)證與板級調(diào)試全過程
中級七鍵盤解碼實(shí)驗(yàn)通過實(shí)際案例，掌握PS／2鍵盤解碼實(shí)驗(yàn)
中級八I2C實(shí)驗(yàn)通過實(shí)際案例，掌握基于I2C通信的EEPROM讀／寫實(shí)驗(yàn)
中級九SRAM實(shí)驗(yàn)通過實(shí)際案例，掌握掌握運(yùn)用VERILOG語言實(shí)現(xiàn)SRAM讀／寫測試實(shí)驗(yàn)
高級一狀態(tài)機(jī)設(shè)計(jì)掌握三種不同的狀態(tài)機(jī)寫法高級二復(fù)位設(shè)計(jì)異步復(fù)位與同步復(fù)位
高級三時序分析掌握時序分析基礎(chǔ)；基于ISE的時序約束；基于Time Quest的時序分析
高級四FPGA設(shè)計(jì)思想速度和面積互換原則；乒乓操作及串/并轉(zhuǎn)換設(shè)計(jì)；流水線設(shè)計(jì)；邏輯復(fù)制與模塊復(fù)用；模塊化設(shè)計(jì)；時鐘設(shè)計(jì)技巧
高級五綜合項(xiàng)目一直流電機(jī)伺服控制系統(tǒng)；通過SPWM驅(qū)動三相逆變器，利用VERILOG硬件描述語言實(shí)現(xiàn)相應(yīng)模塊控制三相交流電動機(jī)，以達(dá)到調(diào)整頻率命令進(jìn)而調(diào)整電機(jī)轉(zhuǎn)速的目的
高級六綜合項(xiàng)目二數(shù)碼相框項(xiàng)目;在項(xiàng)目經(jīng)理指導(dǎo)下能夠?qū)崿F(xiàn)色彩空間變換、VGA控制、視頻解壓縮處理及圖像FIR濾波器設(shè)計(jì)；掌握視頻降噪算法設(shè)計(jì)
|
首頁 課程表 在線聊 報(bào)名 講師 品牌 QQ聊 活動 就業(yè)
總部李老師